TÀI LIỆU ĐẶC TẢ YÊU CẦU PHẦN MỀM
(Software Requirement Specification – SRS)

Hệ thống Secure Gateway mã hóa dữ liệu IP thời gian thực sử dụng STM32

Phiên bản 1.0.1

Được soạn bởi: Vũ Văn Tiến

Hà Nội, tháng 2, năm 2026

MỤC LỤC

1. Giới thiệu 1
1.1. Mục đích 1
1.2. Phạm vi 1
1.3. Từ điển thuật ngữ 2
1.4. Tài liệu tham khảo 3
1.5. Tổng quan 4
2. Mô tả tổng quan 4
2.1. Bối cảnh hệ thống 4
2.2. Chức năng hệ thống 5
2.3. Đặc điểm người dùng 5
2.4. Ràng buộc 5
2.4.1. Ràng buộc tài nguyên 5
2.4.2. Ràng buộc giao thức 6
2.5. Giả định và phụ thuộc 6
3. Các yêu cầu cụ thể 7
3.1. Giao diện bên ngoài 7
3.1.1. Giao diện người dùng 7
3.1.2. Giao diện phần cứng 7
3.1.3. Giao diện phần mềm 8
3.1.4. Giao diện truyền thông 8
3.2. Yêu cầu chức năng 9
3.2.1. Quản lý luồng dữ liệu mạng 9
3.2.2. Thực thi mã hóa bảo mật 9
3.2.3. Định tuyến và chuyển tiếp 9
3.2.4. Giải mã 10
3.3. Yêu cầu hiệu năng 10
3.3.1. Độ trễ xử lý 10
3.3.2. Thông lượng dữ liệu 10

3.3.3. Các ràng buộc phi chức năng 11
3.4. Ràng buộc thiết kế 11
3.4.1. Ràng buộc phần cứng 11
3.4.2. Ngôn ngữ và tiêu chuẩn lập trình 11
3.4.3. Hệ điều hành thời gian thực 12
3.4.4. Tiêu chuẩn mã hóa và giao thức 12
3.5. Thuộc tính hệ thống 12
3.5.1. Tính bảo mật 12
3.5.2. Độ tin cậy 12

DANH MỤC HÌNH ẢNH VÀ BẢNG

Hình 2-1: Sơ đồ hệ thống 5

Bảng 1-3: Bảng từ điển thuật ngữ 3

Bảng 3-1: Các chân SPI của vi điều khiển dùng cho dự án 8

1. Giới thiệu

1.1. Mục đích

Mục đích của tài liệu đặc tả yêu cầu phần mềm này là đặc tả các yêu cầu kỹ thuật cho thiết bị mã hóa đường truyền, cung cấp một cái nhìn tổng quan, dễ hiểu về các yêu cầu, thành phần của dự án.

Tài liệu này được cung cấp như một tài liệu tham khảo cho hội đồng nghiệm thu, các kỹ sư phát triển phần cứng và lập trình viên hệ thống nhúng trong suốt quá trình thực hiện và kiểm thử.

1.2. Phạm vi

Tài liệu đặc tả yêu cầu phần mềm này được xây dựng nhằm phục vụ cho dự án Hệ thống Secure Gateway mã hóa dữ liệu IP thời gian thực sử dụng STM32 (Secure Gateway AES-STM32).

Hệ thống bao gồm các phạm vi chức năng chính:

- Thực thi mã hóa: Hoạt động tại tầng mạng (Network Layer), tập trung vào việc mã hóa/giải mã Payload của gói tin IP.
- Cơ chế bảo mật: Hệ thống chỉ hỗ trợ 2 địa chỉ IP tĩnh (do chỉ có hai SPI trên vi điều khiển STM32F103C8T6) tương ứng với hai thiết bị đầu cuối. Mỗi chiều truyền được cấu hình một khóa AES-128-CBC riêng biệt.

Môi trường thực thi: Tối ưu hóa trên nền tảng vi điều khiển STM32F103C8T6 và giao tiếp qua hai cổng mạng ENC28J60.

Hệ thống không bao gồm:

- Các chức năng mã hóa ở tầng ứng dụng (Application Layer).
- Quản lý định tuyến động (Dynamic Routing) phức tạp (chỉ hỗ trợ định tuyến tĩnh theo cấu hình).

1.3. Từ điển thuật ngữ

Thuật ngữ/ Từ viết tắt	Định nghĩa/ Ý nghĩa
Software Requirements Specifications – SRS	Đặc tả yêu cầu phần mềm
AES (Advanced Encryption Standard)	Tiêu chuẩn mã hóa tiên tiến. Trong dự án này sử dụng thuật toán mã hóa khối đối xứng để bảo vệ nội dung gói tin IP.
RTOS (Real-Time Operating System)	Hệ điều hành thời gian thực. Cụ thể dự án sử dụng FreeRTOS để quản lý đa nhiệm và điều phối các tác vụ xử lý mạng đồng thời.
SPI (Serial Peripheral Interface)	Chuẩn giao tiếp nối tiếp đồng bộ tốc độ cao sử dụng để kết nối STM32 với hai module ENC28J60.
ENC28J60	Module điều khiển Ethernet chuẩn 10BASE-T, giao tiếp với vi điều khiển qua chuẩn SPI để truyền, nhận gói tin mạng.
Secure Gateway	Thiết bị đóng vai trò là cổng kết nối bảo mật, chịu trách nhiệm xử lý, mã hóa và định tuyến luồng dữ liệu giữa các phân vùng mạng khác nhau.
STM32F103C8T6	Dòng vi điều khiển 32-bit dựa trên lõi ARM Cortex-M3, là bộ xử lý trung tâm điều khiển toàn bộ hoạt động của hệ thống.
Payload	Phần dữ liệu thực (hữu ích) nằm trong gói tin IP, đây là đối tượng chính sẽ được thực hiện mã hóa AES.
Network Layer (Tầng mạng)	Tầng thứ 3 trong mô hình OSI, nơi hệ thống thực hiện các chức năng định tuyến và xử lý dựa trên địa chỉ IP.
Static Routing (định tuyến tĩnh)	Phương pháp định tuyến trong đó bảng chỉ đường cho các gói tin (bảng định tuyến) được thiết lập cố định bởi người lập trình, không tự động thay đổi theo trạng thái mạng.

DMA (Direct Memory Access)	Là một kỹ thuật trong các hệ thống máy tính cho phép các thiết bị ngoại vi (ví dụ: ENC28J60, cảm biến...) truyền trực tiếp dữ liệu vào bộ nhớ (RAM) mà không cần CPU phải xử lý từng bước.
Plaintext (Bản rõ)	Dữ liệu gốc ở dạng đọc được trước khi thực hiện quá trình mã hóa.
Ciphertext (Bản mã)	Dữ liệu sau khi được thuật toán AES biến đổi, không thể đọc được nếu không có khóa giải mã chính xác.

Bảng 1-3: Bảng từ điển thuật ngữ

1.4. Tài liệu tham khảo

[1] IEEE Computer Society, "IEEE Std 830-1998: IEEE Recommended Practice for Software Requirements Specifications," Software Engineering Standards Committee, Oct. 20, 1998.

[2] STMicroelectronics, "STM32F103x8 STM32F103xB Datasheet,", Rev. 20, 2025.

[3] STMicroelectronics, "RM0008 Reference Manual: STM32F101xx, STM32F102xx, STM32F103xx, STM32F105xx and STM32F107xx advanced ARM®-based 32-bit MCUs," Rev. 21, 2021.

[4] National Institute of Standards and Technology (NIST), "Advanced Encryption Standard (AES)," FIPS PUB 197-upd1, May 9, 2023.

[5] Microchip Technology Inc., "ENC28J60 Data Sheet: Stand-Alone Ethernet Controller with SPI Interface," 2012.

[6] Richard Barry and The FreeRTOS Team, "Mastering the FreeRTOS™ Real Time Kernel: A Hands-On Tutorial Guide," Release Version 1.1.0.

[7] Nguyễn Đình Quang, "Tài liệu đặc tả yêu cầu phần mềm: Phát triển hệ thống E-Learning phục vụ công việc giảng dạy và học tập," tháng 8 năm 2020.

[8] Information Sciences Institute, "Internet Protocol (RFC 791)," University of Southern California, September 1981.

1.5. Tổng quan

Tài liệu này được dựa theo chuẩn của Tài liệu đặc tả yêu cầu phần mềm (Software Requirements Specifications – SRS) và tham khảo tài liệu Phát triển hệ thống E-learning phục vụ công việc giảng dạy và học tập.

Với cấu trúc được chia làm ba phần:

Phần 1 – Giới thiệu: Cung cấp cái nhìn tổng quan về mục đích, phạm vi của dự án, đồng thời định nghĩa các thuật ngữ kỹ thuật và liệt kê các tài liệu tham khảo sử dụng để xây dựng đặc tả.

Phần 2 – Mô tả tổng quan: Trình bày các yếu tố tổng thể ảnh hưởng đến sản phẩm và các yêu cầu của nó. Phần này tập trung vào bối cảnh hệ thống, các chức năng của hệ thống, đặc điểm người dùng, các ràng buộc về phần cứng STM32 cũng như các giả định và phụ thuộc.

Phần 3 – Các yêu cầu cụ thể: Đây là phần trọng tâm của tài liệu, chứa các yêu cầu chi tiết để hỗ trợ quá trình thiết kế và kiểm thử hệ thống. Chương này đặc tả các giao diện bên ngoài (SPI, Network), các yêu cầu chức năng (mã hóa AES, định tuyến tĩnh) và các yêu cầu phi chức năng như hiệu năng, ràng buộc thiết kế và thuộc tính của hệ thống.

2. Mô tả tổng quan

2.1. Bối cảnh hệ thống

Hệ thống Secure Gateway AES-STM32 là một thiết bị độc lập đóng vai trò là cầu nối bảo mật giữa các nút mạng. Sản phẩm không thay thế các thiết bị mạng hiện có mà hoạt động như một lớp thực thi bảo mật bổ sung tại tầng mạng (Network Layer) để bảo vệ dữ liệu truyền tải.

Hệ thống được đặt giữa hai trạm mạng (ví dụ: PC và Raspberry Pi), thực hiện tiếp nhận dữ liệu từ một cổng, xử lý mã hóa và đẩy ra cổng còn lại thông qua hai module ENC28J60.

Sử dụng vi điều khiển STM32F103C8T6 làm bộ xử lý trung tâm, kết nối với các module mạng qua giao tiếp SPI tốc độ cao.

Tích hợp trên nền tảng FreeRTOS để quản lý các tác vụ thu nhận và mã hóa dữ liệu theo thời gian thực.



Hình 2-1: Sơ đồ hệ thống

2.2. Chức năng hệ thống

Các chức năng chính mà hệ thống thực hiện bao gồm:

1) Tiếp nhận gói tin: Tự động phát hiện và thu nhận các gói tin IP thô từ các cổng mạng vật lý.
2) Xử lý định tuyến tĩnh: Phân tích tiêu đề (header) gói tin và chuyển tiếp dữ liệu dựa trên bảng địa chỉ IP đã cấu hình sẵn.
3) Mã hóa/Giải mã bảo mật: Thực thi thuật toán AES-128-CBC (với IV (Initialization Vector) cố định được cấu hình trong firmware nhằm đơn giản hóa triển khai) lên phần dữ liệu hữu ích (payload) của gói tin IP (Tất cả các gói tin UDP hợp lệ khi đi qua thiết bị sẽ được mã hóa trước khi chuyển tiếp sang cổng còn lại).
4) Quản lý khóa: lưu trữ và áp dụng các khóa mã hóa khác nhau cho từng địa chỉ IP đích cụ thể để đảm bảo tính riêng tư.

2.3. Đặc điểm người dùng

Đối tượng sử dụng hệ thống bao gồm:

- Sinh viên/Nghiên cứu viên về IoT và bảo mật: Có kiến thức cơ bản về mô hình OSI, cấu trúc gói tin IP và các giao thức mạng cơ bản để thực hiện cấu hình địa chỉ IP và bảng định tuyến tĩnh trên thiết bị.
- Người phát triển hệ thống nhúng: Hiểu rõ về nguyên lý hoạt động của thuật toán mã hóa đối xứng AES để cấu hình các khóa bảo mật PSK (Pre-shared Key) phù hợp với yêu cầu thực tế.

2.4. Ràng buộc

Quá trình phát triển hệ thống chịu các ràng buộc kỹ thuật sau.

2.4.1. Ràng buộc tài nguyên

Vi điều khiển STM32F103C8T6 giới hạn bộ nhớ RAM ở mức 20KB, yêu cầu quản lý bộ đệm (buffer) cho gói tin phải cực kỳ tối ưu.

Module ENC28J60 hỗ trợ chuẩn Ethernet 10Base-T, do đó tốc độ truyền tải bị giới hạn ở mức 10Mbps.

Việc xử lý mã hóa phải hoàn tất trong khoảng thời gian ngắn để không gây mất gói tin hoặc làm tăng độ trễ mạng quá mức cho phép.

Sử dụng ngôn ngữ lập trình C (chuẩn C99) để đảm bảo hiệu suất và khả năng tương thích với thư viện Tiny-AES.

2.4.2. Ràng buộc giao thức

Hệ thống chỉ hỗ trợ gói tin IPv4 chứa giao thức UDP nên các giao thức khác sẽ bị loại bỏ (các gói tin chứa giao thức khác bị xóa bỏ) ngoài ra thì hệ thống chỉ xử lý các gói tin không phân mảnh (Fragment Offset = 0).

Phần dữ liệu thực (payload) có kích thước tối đa là 512 bytes.

2.5. Giả định và phụ thuộc

Các yêu cầu trong tài liệu này được xây dựng dựa trên các giả định sau:

- Các thiết bị đầu cuối trong mạng được giả định là sử dụng địa chỉ IP tĩnh để phù hợp với cơ chế định tuyến tĩnh của Gateway.
- Các kết nối SPI giữa vi điều khiển và module mạng được giả định là hoạt động ổn định, không có nhiễu tín hiệu nghiêm trọng gây sai lệch dữ liệu.
- Hệ thống luôn được cung cấp nguồn điện 3.3V ổn định để duy trì hoạt động của ENC28J60 và vi điều khiển.

2.6. Trường hợp sử dụng

Use Case: Chuyển tiếp và mã hóa gói tin an toàn.

Tác nhân: Thiết bị mạng đầu cuối (Laptop/PC hoặc Raspberry Pi).

Mục tiêu: Truyền tải gói tin UDP an toàn qua Gateway đến thiết bị đích.

Luồng sự kiện chính:

- Thiết bị mạng gửi một gói tin UDP thô vào cổng vật lý của Gateway.

- Hệ thống Gateway tiếp nhận gói tin thông qua giao tiếp SPI.
- Hệ thống bóc tách Header, xác thực địa chỉ IP hợp lệ.
- Hệ thống thực thi đệm PKCS#7 và mã hóa Payload bằng thuật toán AES-128-CBC.
- Hệ thống tính toán lại Checksum và cập nhật Header mới.
- Hệ thống chuyển tiếp gói tin đã mã hóa ra cổng mạng (SPI) đối diện để tới thiết bị đích.

3. Các yêu cầu cụ thể

3.1. Giao diện bên ngoài

Phần này đặc tả các kết nối vật lý và các giao tiếp logic của hệ thống. Do các thông số mạng (IP, Gateway) được thiết lập cố định trong mã nguồn, hệ thống không yêu cầu giao diện cấu hình động.

3.1.1. Giao diện người dùng

Giao diện cấu hình: Không áp dụng. Các thông số địa chỉ IP, Subnet Mask và Default Gateway được cấu hình trực tiếp (hard-coded) trong firmware của vi điều khiển.

Giao diện hiển thị: Sử dụng hệ thống đèn LED trạng thái để thông báo tình trạng hoạt động:

- LED Nguồn: Sáng khi hệ thống được cấp điện ổn định.
- LED Trạng thái (Heartbeat): Nháy theo chu kỳ để xác nhận nhân FreeRTOS đang hoạt động.
- LED Network (trên module ENC28J60): Hiển thị trạng thái kết nối (Link) và truyền nhận dữ liệu (Activity) trên từng cổng mạng.

3.1.2. Giao diện phần cứng

Hệ thống phải giao tiếp với 2 module ENC28J60 thông qua 2 bộ SPI độc lập hoạt động ở chế độ Master, Full-duplex. Tần số xung nhịp SPI phải được thiết lập ở mức 18MHz để tối ưu hóa băng thông. Tín hiệu thông báo có gói tin mới từ ENC28J60 phải được tiếp nhận và xử lý tức thời qua các đường ngắt ngoài (EXTI0 và EXTI1).

Tín hiệu	Chân STM32 (SPI1 – Module 1)	Chân STM32 (SPI2 – Module 2)	Chức năng
SCK	PA5	PB13	Xung giữ nhịp đồng bộ SPI.
MISO	PA6	PB14	Nhận dữ liệu từ module mạng.
MOSI	PA7	PB15	Gửi dữ liệu đến module mạng.
NSS	PA4	PB12	Chọn chip để thực hiện giao tiếp.
INT	PA0 (EXTI0)	PA1 (EXTI1)	Tín hiệu ngắt báo có gói tin mới.
RST	PA2	PA3	Tín hiệu khởi động lại module mạng.
VCC/GND	3.3V/GND	3.3V/GND	Cấp nguồn cho module (dòng tải ~250mA)

Bảng 3-1: Các chân SPI của vi điều khiển dùng cho dự án

3.1.3. Giao diện phần mềm

Lớp điều khiển (Drivers): Firmware tương tác trực tiếp với các thanh ghi của ENC28J60 thông qua tập lệnh SPI để điều khiển việc gửi/nhận gói tin Ethernet thô.

Thư viện mã hóa: Giao tiếp với thư viện Tiny-AES để thực hiện mã hóa các khối dữ liệu 128-bit trong bộ đệm (RAM).

3.1.4. Giao diện truyền thông

Cổng kết nối vật lý: 2 cổng RJ45 tích hợp trên module ENC28J60.

Chuẩn cáp mạng: Hỗ trợ từ Cat5 trở lên.

Giao thức lớp vật lý: Ethernet 10Base-T, cho phép truyền tải dữ liệu ổn định trong bán kính 100m.

3.2. Yêu cầu chức năng

3.2.1. Quản lý luồng dữ liệu mạng

[FR-01] Hệ thống phải nhận được gói tin Ethernet thô từ module ENC28J60 thông qua giao thức SPI. Sử dụng DMA để truyền tải. Nhận thành công gói tin trong một chu kỳ ngắt EXTI. Kích thước gói tin xử lý không được vượt qua 598 bytes.

[FR-02] Hệ thống phải phân tích Header của gói tin để xác định giao thức (UDP/IP, ARP, ICMP) và địa chỉ IP nguồn/đích.

[FR-03] Hệ thống phải từ chối phục vụ (drop) các gói tin không hợp lệ để tự bảo vệ tài nguyên bộ nhớ. Drop ngay lập tức gói tin UDP bị phân mảnh (Fragment Offset != 0). Drop gói tin có Payload > 512 bytes. Drop những gói tin không thuộc một trong 3 loại UDP, ARP, ICMP. Drop gói tin có IP nguồn/đích không nằm trong bảng định tuyến tĩnh.

3.2.2. Thực thi mã hóa bảo mật

[FR-04] Hệ thống phải mã hóa phần Payload của gói tin UDP hợp lệ bằng thuật toán AES-128-CBC. Áp dụng đúng Key mã hóa tương ứng với IP nguồn. Tự động thêm đệm PKCS#7 để block size luôn là bội số của 16. Vector khởi tạo (IV) được giữ cố định.

[FR-05] Hệ thống phải tái cấu trúc Header của gói tin sau quá trình mã hóa. Cập nhật lại Total Length của IP Header và UDP Length tương ứng với số byte padding được thêm vào cuối của gói tin. Tính toán lại chính xác IPv4 Checksum, UDP Checksum được gán giá trị 0x0000.

3.2.3. Định tuyến và chuyển tiếp

[FR-06] Hệ thống phải chuyển tiếp gói tin đã xử lý sang cổng mạng đối diện. Gói tin đi vào từ SPI1 phải được định tuyến ra SPI2 và ngược lại. Quá trình truyền tải phải ra phần cứng sử dụng cơ chế DMA.

[FR-07] Hệ thống phải quản lý bộ nhớ gói tin bằng cơ chế cấp phát tĩnh (Static Buffer Pool) kết hợp hàng đợi Queue. Không sử dụng hàm

malloc/free. Kích thước bị giới hạn ở 10 phần tử (mỗi phần tử 614 bytes). Các Task chỉ được giao tiếp với nhau bằng con trỏ bộ đệm.

3.2.4. Giải mã

[FR-08] Phần mềm giải mã: Một chương trình giúp giải mã phần ciphertext (phần dữ liệu được mã hóa) thành plaintext (phần dữ liệu có nghĩa để con người có thể đọc được).

3.3. Yêu cầu hiệu năng

Mục này đặc tả các yêu cầu về tốc độ xử lý và khả năng tải của hệ thống trong điều kiện vận hành thực tế.

3.3.1. Độ trễ xử lý

Giả định các thông số: Payload tối đa cho mỗi gói tin là 512 bytes, phần Header tối đa là 86 bytes => gói tin có kích thước lớn nhất giả định có thể xử lý là 512 + 86 = 598 bytes.

Thời gian truyền SPI (khi có DMA): Với Clock SPI 18MHz, truyền 598 bytes mất khoảng $T_{SPI_RX} = \frac{598*8}{18*10^6} = 0.27ms$.

Thời gian xử lý AES-128-CBC: Thư viện Tiny-AES trên Cortex-M3 mất khoảng 6000 - 8000 chu kỳ CPU (72MHz) cho 16 bytes. Xử lý cho 598 bytes (38 khối), CPU mất khoảng thời gian là: 3.2 – 4.2ms

$$T_{AES} = \frac{6000}{72*10^6} * 38 = 3.2ms \text{ và } T_{AES} = \frac{8000}{72*10^6} * 38 = 4.2ms$$

Thời gian tính toán checksum: IP Header có kích thước tối đa là 60 bytes, mỗi từ 16-bit => 30 từ, mỗi từ mất khoảng 4 chu kỳ CPU để xử lý => 120 chu kỳ. $T_{checksum} = \frac{120}{72*10^6} = 2\mu s$ (do quá nhỏ nên ta sẽ không xét vào tổng thời gian trễ).

Tổng thời gian xử lý một gói tin sẽ là: $0.27 * 2 + 4.2 \approx 5ms$.

3.3.2. Thông lượng dữ liệu

Do hạn chế về tốc độ bus SPI và hiệu năng của module ENC28J60, thông lượng thực tế sẽ thấp hơn tốc độ vật lý 10Mbps.

Thông lượng tối đa theo lý thuyết là: $\frac{1000ms}{5ms} = 200\ gói/giây$.

Để an toàn và đảm bảo tính ổn định của freeRTOS, thì yêu cầu thực tế sẽ là khoảng 50 gói tin/giây.

Thông lượng Kbps: $50\ gói * 598\ bytes * 8\ bits\ \approx 239\ Kbps$.

3.3.3. Các ràng buộc phi chức năng

Dựa trên các ràng buộc phần cứng và phân tích hiệu năng ở phần trên, hệ thống phải đáp ứng các thông số kỹ thuật sau.

[NFR-01] Ràng buộc RAM: Hệ thống không được sử dụng vượt quá 90% tổng dung lượng 20KB RAM của vi điều khiển STM32F103C8T6 trong mọi điều kiện hoạt động.

[NFR-02] Ràng buộc Flash: Dung lượng Firmware biên dịch không được vượt quá 64KB bộ nhớ Flash.

[NFR-03] Độ trễ xử lý: Tổng thời gian xử lý cho một gói tin có Payload < 512 bytes (từ lúc nhận ngắt vật lý đến lúc gói tin được đưa vào hàng đợi gửi) phải < 5ms.

[NFR-04] Khả năng chịu tải: Hệ thống phải đảm bảo vận hành ổn định và không xảy ra sai lệch dữ liệu với lưu lượng mạng trung bình 50 gói tin/giây.

[NFR-05] Thông lượng thực tế: Gateway phải duy trì thông lượng mã hóa hữu ích đạt mức tối thiểu ~239 Kbps trong môi trường mạng chuẩn 10Base-T.

3.4. Ràng buộc thiết kế

3.4.1. Ràng buộc phần cứng

Hệ thống phải chạy trên vi điều khiển STM32F103C8T6 với giới hạn tài nguyên: 64KB Flash và 20KB RAM.

Giao tiếp mạng bắt buộc sử dụng chip điều khiển ENC28J60 thông qua giao diện SPI.

Toàn bộ hệ thống phải vận hành với mức điện áp cấp 3.3V DC.

3.4.2. Ngôn ngữ và tiêu chuẩn lập trình

Ngôn ngữ phát triển C (chuẩn C99) để đảm bảo khả năng tương thích với trình biên dịch ARM-GCC và tối ưu hiệu suất thực thi.

3.4.3. Hệ điều hành thời gian thực

Hệ thống phải được xây dựng trên nền tảng FreeRTOS để quản lý đa nhiệm (multitasking) và đảm bảo tính đáp ứng thời gian thực cho các gói tin mạng.

3.4.4. Tiêu chuẩn mã hóa và giao thức

Thuật toán mã hóa phải tuân thủ AES-128-CBC.

Cấu trúc dữ liệu phải tương thích hoàn toàn với khuôn dạng gói tin IPv4 để có thể truyền dẫn trong môi trường mạng chuẩn.

3.5. Thuộc tính hệ thống

Các thuộc tính này định nghĩa chất lượng vận hành và khả năng tự bảo vệ của hệ thống trước các sự cố phần mềm hoặc phần cứng.

3.5.1. Tính bảo mật

Mọi gói tin IP có địa chỉ đích nằm trong danh sách chỉ định bắt buộc phải được mã hóa bằng thuật toán AES-128-CBC trước khi rời khỏi thiết bị. Tất cả Payload của gói UDP hợp lệ phải được mã hóa trước khi chuyển tiếp.

Khóa AES phải được lưu trữ trong vùng nhớ Flash nội bộ của STM32 và không được phép truyền qua mạng hoặc hiển thị qua cổng UART dưới bất kỳ hình thức nào sau khi đã biên dịch firmware.

3.5.2. Độ tin cậy

Hệ thống phải sử dụng Independent Watchdog Timer (IWDG). Nếu phần mềm bị treo hoặc nhân FreeRTOS gặp lỗi deadlock quá 1000ms, vi điều khiển phải tự khởi động lại để khôi phục trạng thái hoạt động.

Nếu một trong hai module ENC28J60 mất kết nối vật lý, hệ thống phải có khả năng tự khởi động lại chip mạng đó mà không làm ảnh hưởng đến luồng xử lý chung của nhân FreeRTOS.